Las familias lógicas discutidas hasta ahora son las que se utilizan comúnmente para implementar funciones lógicas discretas como puertas lógicas, chancletas…contadores, multiplexores, demultiplexores etc., en circuitos integrados digitales relativamente menos complejos pertenecientes al nivel de integración en pequeña escala (SSI) y de integración en mediana escala (MSI) de las complejidades de los circuitos internos.
El TTLlas familias lógicas CMOS y ECL no son adecuadas para implementar circuitos integrados digitales que tengan un nivel de integración a gran escala (LSI) de complejidad de circuito interno y superior. Los competidores de los circuitos integrados digitales de clase LSI son los PMOSel NMOS y la lógica de inyección integrada (I2L). Las dos primeras se tratan brevemente en esta sección.
Lógica del PMOS
El Lógica del PMOS la familia utiliza el canal P MOSFETS. La figura (a) muestra un circuito inversor que utiliza la lógica PMOS (no confundir con un inversor de potencia). MOSFET Q1 actúa como una carga activa para el MOSFET interruptor Q2. Para el circuito que se muestra,
GND y VDD representan respectivamente un 1 y un 0 lógico para un sistema lógico positivo. Cuando la entrada está conectada a tierra (es decir, la lógica 1), Q2 permanece en el corte y VDD aparece en la salida a través del conductor Q1. Cuando la entrada está en VDD o cerca de VDD, Q2 y la salida va a un potencial casi nulo (es decir, la lógica 1). La figura (b) muestra un PMOS basado en la lógica de dos entradas Puerta NOR. En la disposición lógica de la Fig.(b), la salida pasa al estado lógico 1 (es decir, el potencial de tierra) sólo cuando ambos Q1 y Q2 están llevando a cabo.
Esto sólo es posible cuando ambas entradas están en estado lógico 0. Para todas las demás combinaciones posibles de entradas, la salida está en estado 0 lógico, porque, con cualquiera de las dos Q1 o Q2 no conductor, la salida es casi VDD a través de la conducción de Q3. El circuito de la Fig.(b) se comporta como una puerta NOR de dos entradas en lógica positiva.
Puede mencionarse aquí que el MOSFET siendo usado como carga [Q1 en la Fig. (a) y Q3 en la Fig. (b)] está diseñado para tener un ON-resistencia que es mucho mayor que la resistencia total de los MOSFETs que se usan como interruptores [Q2 en la Fig. (a) y Q1 y Q2 en la Fig.(b)].
Lógica de NMOS
La familia lógica NMOS utiliza MOSFETS de canal N. Los dispositivos MOS de canal N requieren un área de chip más pequeña por transistor en comparación con los dispositivos de canal P, con el resultado de que la lógica NMOS ofrece una mayor densidad. Además, debido a la mayor movilidad de los carga los portadores en los dispositivos de canal N, la familia lógica NMOS también ofrece mayor velocidad.
Es por esta razón que la mayoría de los dispositivos de memoria y microprocesadores MOS emplean la lógica NMOS o alguna variación de ella como VMOS, DMOS y HMOS. VMOS, DMOS y HMOS son sólo variaciones estructurales de NMOS, destinadas a reducir aún más el retardo de propagación. Las figuras (a), (b) y (c) muestran respectivamente un inversor, un NOR de dos entradas y un NAND de dos entradas utilizando Lógica de NMOS. Los circuitos lógicos se explican por sí mismos.
